CMOS 工艺

CMOS工艺流程

        CMOS有P阱与N阱两种，N阱的比P阱的CMOS性能好，下面介绍的首先就是制作N阱CMOS电路版图的8步工艺流程。因每一步要用到一块掩膜版进行光刻，所以也叫8版工艺流程。在实际生产中，每一步要牵涉光刻以外的一些工艺，但对设计者而言，任务仅仅是制作用于光刻制版的掩膜。

j

以上就是N阱CMOS工艺流程，共8步

以下分别是N阱CMOS反相器的电路表示（circuit representation）图, （左上）、制作此反相器所设计的版图（Layout，右），以及工艺全部完成后所得产品的3D剖面示意图（3D cross section, 左下）

【对以上右边的Layout图的说明】

       画着灰色方格的底图可代表p型衬底，在其上需要用各种掩膜依次作8次光刻：

 1：紫色最大块：N阱（n-type well），用来光刻右上3D剖面图中最下面的一块区域；

 2：橘色+绿色：p+和n+扩散（diff），用于制作两种晶体管的有源区（Wp、Wn为阱宽度），

 3：红色横条连最长竖条：多晶硅（poly），连接到反相器输入端IN和两晶体管栅极（Lp、Ln为多晶硅长度），

 4：蓝色：金属（metal），制作PMOS晶体管源栅漏（？）, 

 5：蓝色：同上，制作NMOS晶体管源栅漏，连接到输出端OUT、漏VDD及地GND  

 6：灰色打x和画有口的为接触点（contact）分别使金属与p或n扩散相连 

 7：作金属掩膜，并刻出要外联的点到引线脚（pin）  

 8：钝化层掩膜，在其上刻测试孔，但无需引出。  

       以上只能了解一个大概，如想亲自动手设计，就应清楚画出每一步的掩膜形状，这时就要你讲清其”设计规则“才行，即各块掩膜的大小尺寸及相互间距!

以下介绍：

p肼CMOS工艺

p肼CMOS工艺采用轻掺杂的N型衬底制备PMOS器件。为了做出N型器件，必须先在N型衬底上做出P肼，在p肼内制造NMOS器件。

典型的P肼硅栅CMOS工艺从衬底清洗到中间测试，总共50多道工序，需要5次离子注入，连同刻钝化窗口，共10次光刻。下面结合主要工艺流程来介绍P肼硅栅CMOS集成电路中元件的形成过程。

⑴光1——光刻肼区，刻出肼区注入孔。

⑵肼区注入及推进，形成肼区。

⑶去除SiO2，长薄氧，长Si3N4

⑷光2——反刻有源区（光刻场区），反刻出P管、N管的源、漏和栅区。

⑸光3——光刻N管场区，刻去N管区上的胶，露出N管场区注入孔。N管场区注入，以提高场开启，减 少闩锁效应及改善肼的接触。

⑹长场氧化层，出去Si3N4，再飘去薄的SiO2，然后长栅氧化层。

⑺光4——光刻P管区。p管区注入，调节PMOS管的开启电压，然后长多晶硅。

⑻光5——反刻多晶硅，形成多晶硅栅及多晶硅电阻。

⑼光6——光刻P+区，刻去P管及其他P+区上的胶。P+区注入，形成PMOS管的源、漏区及P+保护环。

⑽光7——光刻N+区，刻去N+区上的胶。N+区注入，形成NMOS管的源、漏区及N+保护环。

⑾长PSG

⑿光8——光刻引线孔。可在生长磷硅玻璃后先开一次孔，然后再磷硅玻璃回流及结注入推进后再开第二次孔。

⒀光9——反刻铝引线。

⒁ 光10——光刻压焊块。

【参考web资源】

1. http://wenku.baidu.com/link?url=0FysVwdSBqLgR18aNYCmL59oMERM2RxSBoChsGYmaOiGtefKXEyxz6KR_UbCKZY0lSjeeM9Vqdq7PfdcV60CQnk5IUPZxO3VHxyHMjw4Ibu

2.http://amuseum.cdstm.cn/AMuseum/ic/index_04_05_01_02.html

3.http://www.doc88.com/p-3002264366238.html

对Layout图的说明的更详细点的改写：

       画着灰色方格的底图代表p型衬底，在其上需要用各种掩膜依次作8次光刻：

 1：紫色最大块：N阱（n-type well），用来光刻右上3D剖面图中最下面的一块区域；

  2：分成上边的a和下边的b两部分：

   a：紫色中的橘红色方块：p+扩散， 用于制作n晶体管的有源区（Wp为阱宽度），中间被夹着连接输入端IN的长红条分开，就形成上面的晶体管；

   b：p衬底上的草绿色方块：n+扩散（diff），用于制作p晶体管的有源区（Wn为阱宽度），中间被夹着连接输入端IN的长红条分开，就形成下面的晶体管；

 3：红色横条连最长竖条：多晶硅（poly），连接到反相器输入端IN和两晶体管栅极（Lp、Ln为多晶硅长度），

 4：左上部蓝色：金属（metal），连接PMOS晶体管源极（S）到VDD； 

       左下部蓝色：同上，连接NMOS晶体管源栅漏到地GND；  

 5：右边蓝色：同上，将晶体管输出端OUT引出；

 6：灰色打x和画有口的为接触点（contact）分别使金属与p或n扩散相连 

 7：作金属掩膜，并刻出要外联的点到引线脚（pin）  

 8：钝化层掩膜，在其上刻测试孔，但无需引出。