高电平低电平是什么意思
来源:互联网 发布:c语言 景点查询系统 编辑:程序博客网 时间:2024/06/02 16:39
原文地址::http://blog.sina.com.cn/s/blog_5f39a4380100dh64.html
高电平低电平是什么意思
要了解逻辑电平的内容,首先要知道以下几个概念的含义:
1:输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。
2:输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。
3:输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。
4:输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。
5:阀值电平(Vt):数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值,对于CMOS电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平> Vih,输入低电平<Vil,而如果输入电平在阈值上下,也就是Vil~Vih这个区域,电路的输出会处于不稳定状态。
对于一般的逻辑电平,以上参数的关系如下:
Voh > Vih > Vt > Vil > Vol。
6:Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。
7:Iol:逻辑门输出为低电平时的负载电流(为灌电流)。
8:Iih:逻辑门输入为高电平时的电流(为灌电流)。
9:Iil:逻辑门输入为低电平时的电流(为拉电流)。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE),使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门),以及电阻阻值是否合适。对于集电极开路(OC)门,其上拉电阻阻值RL应满足下面条件:
(1): RL < (VCC-Voh)/(n*Ioh+m*Iih)
(2):RL > (VCC-Vol)/(Iol+m*Iil)
其中n:线与的开路门数;m:被驱动的输入端数。
:常用的逻辑电平
·逻辑电平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。
·其中TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列(5V TTL和5V CMOS)、3.3V系列,2.5V系列和1.8V系列。
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平,常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准,RS-422/485是差分输入输出,RS-232是单端输入输出。
- 高电平低电平是什么意思
- 高电平和低电平
- 上升沿、高/低电平
- 如何区别上升沿、下降沿、低电平、高电平
- 什么是低电平有效
- 判断STM32 GPIO输入口的输入状态(高电平或低电平)
- 为什么许多器件的片选信号低电平有效,而不是高电平有效?
- 设置低电平有效,即取反
- 555低电平出发定时器
- Quartus 11中,设置未用到的空引脚为高阻态,防止上电即输出高电平或低电平
- 8253实现定时,使8253输出周期为1秒,高电平:低电平=4:5的脉冲信号
- 关于单片机检测高电平
- verilog脉冲产生高电平
- 下降沿中断与低电平中断
- TTL电平,CMOS电平
- TTL电平,CMOS电平
- EIA电平TTL电平
- TTL电平CMOS电平
- C#项目获取当前时间的农历时间
- restful-path
- Java I/O总结——Writer
- 是粗心还是基础差??
- iPhone/Mac Objective-C内存管理教程和原理剖析
- 高电平低电平是什么意思
- mysql主从数据库同步和字符集问题
- restful 的线程安全问题
- synchronized 关键字(Android)
- Eclipse快捷键
- 只有 IE 支持 CSS Filter
- JavaDoc注释的使用跟导出JavaDoc文档
- 执行缓存以优化SQL Server的内存占用
- Android学习 (七)synchronized(一)(转)