硬件面经 zz

虽然最后决定离开这一行，但是自己其实还是很喜欢数字IC这个行当的。把自己的这两
个月的心得写出来，权作后来人的参考吧。板上大侠请随便吐槽：）

背景：T大CS硕，做FPGA做过两年多，Intel实习一年，上过一些微电子的课程，无流片
经验。

投过的IC公司：AMD，NV，CISCO，RDA，MTK，VIA，IBM，Marvell，telegent

拿到面试的：VIA，MTK，RDA, Telegent, AMD, Marvell

offer（或offer意向）: VIA, MTK, AMD（属于备胎转正），Marvell，RDA，

下面是几家公司的笔经/面经，虽然没给出具体题目，但是我后面总结了一些常考的点，
应该能覆盖95%以上的内容了。个人感觉准备IC数字前端比准备程序员面试要容易多了，
呵呵。

RDA：这是我的处女面，之前没听说过的公司，但是后来才听说是目前混的很不错的本土
IC公司。

上来先做题，时间半小时；然后是3轮技术面，基本上是从项目讲起，然后从中引入一些
基础知识来问，不得不说很多问题的角度我从来没考虑过，尤其是第二面，被追问了很
多why和how，有一些问题真是我在做项目是头脑中闪过去的问题，但是由于时间紧没去
深究，结果被问得回头土脸。这次面试能看出公司的水平还是可以的，对一些技术问题
的考虑角度还是让我很开眼界。

Nvidia：只参加了笔试，然后就被默默bs了。据说数字前端招5个人，我很怀疑这个数字
。。。题出的我觉得还不错，但是区分度太小，我觉得第一题（就是板上曾热烈讨论过
的时序调整题）完全做对的恐怕很少，而有些题目（像逻辑化简和FSM）则作为大题过于
基础了。

VIA：via的笔试中规中矩，跟以往的题目风格很像，因此难度也不是很大，但是我觉得
题目出得比较认真，有一定的区分度，via的笔试题网上很多，完全能搜到。面试一共4
面，两面工程师的技术面，一面manager面，最后hr面。说实话从我经历的技术面试来看
，我觉得就via就不如前面面过的RDA，基本上把项目讲清楚就基本能过关，虽然还有一
些小的技术细节问题，但远不如后者深入。manager面和hr面就基本不谈技术了，主要是
聊聊公司和部门的情况。via最近很不好过，薪水也很一般，但是从学习的角度来看我觉
得还是一个不错的地方，更何况承诺解决北京户口。

MTK：MTK的笔试题是我经历过IC笔试中比较难的了，主要是时间少，题量大，而且难度
都不小。笔试完我估计我最多能拿40+多分，但是居然还是进了面试了。面试共两轮，都
是台湾人，第一轮的面试官问了很多异步处理的问题，虽然很基础，但是情景不断变化
，需要周全地考虑很多问题；第二面是若干天之后，面我的是一个部门主管，把简历从
头到尾详细地问了一遍，他很认真地做着笔记，问了很多非常细节的问题。MTK的两个面
试官我个人印象都很不错，很专业，也很nice。offer的算法很乱，但是按这两年的行情
也应该在13，4w/y左右了。

AMD：AMD我投了两个职位，因此笔试是两份卷子，一个是Fusion组，一个是GPU组。前者
考的很杂，考了c/c++，还有像数字图像处理这种领域相关的题目，GPU的题目就比较传
统；两份卷子都考了脚本。这两个职位都拿到了面试，Fusion就一面，感觉还可以，却
被bs；GPU的面试很有点戏剧性，两面，第一面是版上某位大侠面的我，人家就说你这方
向做design没啥希望，要不试试DV或者CAD？我囧。。。问了一些流程，工具上的细节问
题，我心里那叫一个苦啊。。。第二面再次确认了人家就没打算招我做design，两个面
试官心不在焉的，随便问了两个问题，都跟design没啥关系，然后就问我还有没问题了
，我当时很郁闷，就直说了，你们别看不起我这做FPGA的，做design没问题的，然后给
他们讲了讲我对FPGA和ASIC在design方面在区别上的我的理解，一个面试官来了点兴趣
，然后给我又出了两道design的题目，还好都答上来了；另一个面试官说，你给我来段
英语吧，我又用英语表了顿决心。。。。总之是为自己争取了一点机会。。。。面完后
以为没戏了，但是过了好久，hr突然给我打电话，竟然给了我这个职位的offer（从时间
上来推算应该属于备胎转正），对于当时的我也是很大的鼓舞。这个机会恐怕也和我死
皮赖脸自吹自擂有很大关系吧。

Telegent： 泰景只能在宣讲会当场投简历，当晚发笔试通知，第二天上午笔试，当天中
午发面试通知，当天下午就面试，真够高效的。据说今年招20个，软件10个硬件10个，
去笔试的在北京考场应该有30个不到吧（全国应该有不到10次笔试）。笔试题很简单（
硬件方向），应该是我笔试过的最简单的题目了（据面试官说是因为去年出题太难了，
今年有意识地降低了难度）。面试共两面，技术面和hr面。技术面只有20多分钟，主要
问了项目和论文课题的一些情况；hr面是多人一组面的，居然面了1个多小时。。。很多
开放性问题，有些还要用英语作答。泰景这个公司据说很不错，可惜几十天后发短信给
我说没通过面试，至今我也想不明白为什么，面试完感觉还是很有希望的呢。

CISCO：思科只参加了笔试。全部是选择题，答错是要倒扣分的。所有人都要做c语言部
分，做硬件的还要做数字逻辑/系统/电路部分。c语言部分跟以前的题目有很多重复的；
逻辑部分的题目出得不好，很多题目关键部分没印全，竟然考了很多verilog的语法，笔
试过的里也只有他家考这种东西了。。。。当然我最后挂了，没啥可抱怨的，但是从笔
试来看，cisco给我的印象大打折扣，感觉不专业，虽然人家最后也没给我面试，呵呵。

Marvell：Marvell是我一直很憧憬的公司，所以准备上很认真。今年MV扩招，很多组都
是在走自己的招聘计划，所以显得很乱，很多人都收到offer了，很多人还没开始面试，
比如我。今年招人最多的应该是storage部门和APSE，主要是软件。我收到的面试是AP（
application processor）组的，那已经是很11月底12初的事情了。面试分两轮，一轮电
话面试，一轮视频面试，全部英文。面我的主管是一个亚裔的帅哥，美语很标准。电话
面试上来就开始技术问题，首先问了一个项目，然后主要问了一些计算机体系结构和电
路的基础问题，最后还详细介绍了这个组的情况和扩招的情况。面试则拖了很久，本来
说好他来上海，但是最后行程取消，变成了视频面试。视频面试说是面试，跟笔试差不
多，他在镜头上出题，我在白板上做。题目出的很有水平，我很喜欢，基本都做出来了
，当然有几个地方还是被提示了一些，面试官也会在一些地方去问你的思路，看你是不
是真正理解。题目主要还是涉及逻辑设计/时序分析和计算机体系结构上，体系结构方面
还加试了一道流水线设计的题目，还是比较基础的。总之，Marvell面试让我感到很爽，
面试官给我留下了很好的印象。这个offer从各方面来说都是IC方面对于我来说最理想的
offer。

IC公司数字前端笔试面试知识点总结：

1. CMOS电路结构，包括静态CMOS电路，latch还有Flip Flop的门级与CMOS级的结构；

2. 基本逻辑化简与变换；基本状态机；计数器；

3. 时序参数与静态时序分析：必考

    setup/hold time及violation fix

    false path

    multi-cycle path

    各种时序优化技巧和DC/PT技巧

4. clocking：时钟频率推倒，skew，jitter原因及影响，CTS等；

5. 跨时钟域处理和异步fifo：几乎必考

    亚稳态概念

    各种情况下的分析：异步fifo设计；fifo size的确定；size为非2的幂次的处理，
等等；可以有各种变种

    强烈推荐Cummings的那篇经典的关于异步电路的文章；

6. 常用的电路技巧：分频电路（奇数分频），时钟切换，reset（如何避免removal/re
covery问题），门控时钟等等；

7. arithmetic/algorithm mapping: 一些简单的算术和算法要用硬件高速实现，没什么
规律，主要靠积累经验，当然学习一些VLSI-DSP方面的课程应该会有所帮助。（比如：
8个1bit相加，判断8bit数是否为3的倍数，固定系数滤波器的设计等等）

8. 低功耗技巧/功耗分析等

9. 后端基础知识

10. DFT基本概念：扫描链，fault model等等

11. Domain specific: computer architecture/DSP/Communication

12. perl/shell或其他脚本语

关于最后的选择，经过收集各方面的信息，仔细权衡/比较/分析各种利弊之后，还是选
择了摩根IT。非常感谢版上的各位前辈！鸣谢：Xaoyao，Torlies，feyman，SuperPrin
ce，hrp，swelgan，yumenman。

非常感谢各位的信息和意见！bow//