阶段一:计数器的仿真实验
来源:互联网 发布:centos7安装mysql 编辑:程序博客网 时间:2024/06/10 01:18
一、计数器仿真实验一
计数器一的手绘版RTL设计图
计数器一编译后生成的RTL图
程序代码
module top ( RST,CLK,CNT);input RST, CLK;output [3:0] CNT;reg [3:0] CNT;parameter CNT_MAX_VAL =5;always @ ( posedge RST or posedge CLK) begin if(RST) begin CNT <= 0; end else begin if(CNT < CNT_MAX_VAL) CNT <= CNT+ 1'b1; else CNT <= 0; endendendmodule
仿真后的波形图
二、计数器实验仿真实验二
计数器二的手绘版RTL设计图
编译后生成的RTL设计图
程序编码
module top (CLK,RST,CNT);input CLK,RST;output [3:0] CNT;reg [3:0] CNT;integer CNT_MAX = 6;always @ ( posedge CLK or posedge RST) begin if(RST) begin CNT <= 0; CNT_MAX =6; end else if( CNT < CNT_MAX) begin CNT <= CNT + 1'b1; end else begin CNT <= 0; if(CNT_MAX < 9) CNT_MAX <= CNT_MAX + 1; else CNT_MAX = 6; end endendmodule
仿真后的波形图
0 0
- 阶段一:计数器的仿真实验
- 作业:计数器仿真实验
- 一. 4位计数器的设计与仿真验证(1)
- 一. 4位计数器的设计与仿真验证(2)
- 2016 秋季 计数器仿真实验作业
- 作业1:计数器仿真实验作业
- 2017FPGA基本任务计数器仿真实验
- FPGA实验3:计数器、波形仿真、SignalTap
- 实验三:计数器、波形仿真、SignalTap
- 2016秋《高速电路EDA设计》计数器仿真实验
- FPGA入门实验三:计数器、波形仿真、SignalTap
- FPGA实验三——计数器、波形仿真、SignalTap
- FPGA基础实验:计数器设计、波形仿真、SignalTap调试
- 用proteus制作一仿真实验板
- 第三阶段 安全测试实验一总结
- 定时器/计数器的提高实验报告
- [仿真实验]操作系统的内存管理
- 基于vc++的杨氏双缝干涉实验仿真
- LeetCode : First Bad Version
- JVM初窥:虚拟机字节码指令表
- AR 应用
- Java内存模型小析值JVM运行时数据区域(一)
- 博客已迁移,本博客不再更新通知
- 阶段一:计数器的仿真实验
- 任给两个节点,如何判断这两个节点是否表示一条边
- PYTHON---DAY3
- 只有改变才能看见未来
- 对称矩阵及稀疏矩阵浅谈
- session统计在线人数
- 顺序栈的基本操作
- 从XML中学习HTML
- 全国C++职位需求统计20170507